FPGAでΔΣ型ADCの実験(その1：シミュレーション)

以前（もうだいぶ前になりますが）FPGAにΔΣ型DACを実装できましたので、今度はADCを同様の原理で実装してみます。

シンプルな1次ΔΣ変調器で実験してみます。
モデルとしては下記の図のとおりとなります。

 

 

∫で示したものが積分器、Qで示したのが量子化器、Z^-1で示したのが遅延素子です。

実装に関してはAltera(Intel)の下記のサイトを参考にさせていただきました。
コンフィギュレーション可能なシステムにおけるアナログ I/O のプロビジョニング