ようやくその実装ができましたので備忘録です。
今回はこちらを参考にさせていただきました。
構成
実装した構成を下図に示します。前回シミュレーションしたものと回路は異なりますが、構成要素としてはほぼ同じとなります。
LVDSの+側にアナログの電圧を入力し、-側にはCR回路を接続します。
ΔΣ型ADCには1bitの量子化器(ADC)と積分器が必要です。
ここではLVDSの差動入力を1bitの量子化器として利用し、CR回路が積分回路となります。
DFFの出力はΔΣ変調された信号が出力されます。
そのままでは1ビット幅のデータしか得られないので、デシメーションフィルタを通して多ビット幅のデータにします。今回はデシメーションフィルタとしてCICフィルタを実装してみました。
CICフィルタの出力には高い周波数成分が含まれるため、さらにLPFを通して余計な高周波成分を取り除いてあげます。
実装にはFPGAはわれらがMAX10ボード(CQ出版社 FPGA電子工作スーパーキットのボード)を使用します。
MAX10の一部にはADCが内蔵されており、今回使用したボードにもADCが内蔵されていますが、ガン無視して一からΔΣ型ADCを実装します。
